PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-232960

(43) Date of publication of application: 14.09.1990

(51)Int.CI.

H01L 27/04 H01L 21/82 H01L 29/788 H01L 29/792

(21)Application number : 02-004397

(71)Applicant: GENERAL INSTR CORP

(22)Date of filing:

11.01.1990

(72)Inventor: GILBERG ROBERT C

KNOWLES RICHARD M

MORONEY PAUL

SHUMATE WILLIAM A

(30)Priority

Priority number : 89 297472

Priority date : 12.01.1989


Priority country: US

(54) INTEGRATED CIRCUIT CHIP

(57)Abstract:

PURPOSE: To ensure an integrated circuit chip of data protection by a method wherein a semiconductor layer is partitioned into a protected region and a non-protected region, a microprocessor and a memory to protect are provided in the protected region, and a memory and a logic which control them are provided in the non-protected region, and the two partitioned regions are connected with a conductive layer.

CONSTITUTION: An IC chip 10 is partitioned into a protected region 11 and a non-protected region 12, wherein a microprocessor 14 which processes the protected data, memories M1 to M4 which store the protected data, a data bus 16, an address bus 17, a transfer logic circuit 18, and a circuit 20 which



controls clock and a power are provided in the protected region 11. A non- protected memory 24 and a non-protected logic 26 are provided in the non- protected region 12, and the outputs of them are inputted into the logic 18 located in the region 11 through the intermediary of the data bus 28. Thereafter, signals selected by the logic 18 are inputted

Searching PAJ Page 2 of 2

into the prescribed device located in the region 11, whereby the protected data are prevented from being erroneously inspected and modified.

19 日本国特許庁(JP)

10 特許出願公開

◎ 公 開 特 許 公 報 (A) 平2-232960

⑤Int. Cl. 5

識別記号

庁内整理番号

個公開 平成2年(1990)9月14日

H 01 L 27/04

7514-5F 7514-5F 8526-5F Α

29/78 H 01 L 21/82 371

D×

審査請求 未請求 請求項の数 24 (全13頁)

60発明の名称 集積回路チップ

> 20特 顧 平2-4397

22出 願 平2(1990)1月11日

優先権主張 201989年1月12日30米国(US)30297.472

ルメント・コーポレー

@発 明 者 ロパート・シー・ギル

アメリカ合衆国、カリフオルニア州 92131、サンデイエ

ゴ、カミニート・ガルシア 11484

バーグ 個発 明 者 リチヤード・エム・ノ ウルズ

アメリカ合衆国、カリフオルニア州 92126、サンディエ

ゴ、ヘンプヒルウエイ 10323

勿出 顋 人 ジエネラル・インスト アメリカ合衆国、ニューヨーク州、10153 ニューヨー

ク、フイフス・アベニュー 767

ション

四代 理 人 弁理士 鈴江 武彦 外3名

最終頁に続く

明

1. 発明の名称

集積回路チップ

- 2. 特許請求の範囲
- (1) 被保護データが処理並びに/又はストアさ れる被保護領域(11)を有する集積回路チップ(10) であり、

回路要素部品を形成する拡散部分(S, D)を 有する半導体層(SC)と、

被保護データを配分、ストア、処理並びに/又 は変更をするための回路要素(14,18,17,18,20, M₁ , M₂ , M_N) を形成する要素相互を接続す るように前記半導体層と結合される第一導電局 (CN1) &,

前紀回路要素が検査からシールドされた被保護 領域(11)を形成するように回路要素を覆うと共に、 回路要素の予期機能に対し、必須の所定の信号を 回路要素に送り込むために回路要素と接続された 第 2 導電層 (C N 2) とを具備し、前記第 2 導電 層の除去は、所定の必須の信号が回路要素へ送ら

れることを妨げ、予期機能をはばむ集務回路チッ プ。

- (2) 前記所定の信号がパワー信号である請求項 (1) に記載の集積回路チップ。
- (3) 前記シールドされた回路要素が被保護デー タをストアするための揮発性メモリ(Mı, Mı, M n)を有し、このメモリは所定のパワー信号で 動かされる請求項(2) に記載の集積回路チップ。
- (4) 前記揮発性メモリ (M₁, M₂, M_N) が 夫々個別に、夫々のメモリと第2導電隔 (CN2) の重った場所のみから所定のパワー信号を受けら れるように第2導電層のその場所のみと接続され たメモリである請求項(3) に記載の集積回路チッ プ。
- (5) 非被保護データと制御信号が処理並びに/ 又はストアされ、前記のシールドされた回路要素 は被保護領域(11)と非被保護領域(12)間の非被保 渡データ並びに/又は制御信号のトランスファー を可能にする所定のパワー信号で動作するロジッ ク回路要素(18)を含むような非被保護領域(12)を

さらに具備した請求項(2) に記載した集積回路チップ。

- (6) 前記のロジック回路要素 (18)が失々個別に第2導電器の重なった場所からのみ所定のパワー信号を受けるようにロジック回路要素と重った第2導電器 (CN2) のその場所に別々に接続されている請求項(5) に記載した集積回路チップ。
- (7) 前記のシールドされた回路要素(14.16.17.18.20.M」、M2、M2)が夫々個別に第2導電層の重った場所のみからのみ所定のパワー信号を受けるようにシールドされた回路要素と重った第2導電層(CN2)のその場所に別々に接続されている請求項(2) に記載した集積回路チップ。
- (8) 前記の第1導電暦のシールドされた回路要素は被保護データをストアするためのメモリ(M1, M2, Ma)と、そのメモリにストアされる駆動データ用のロジック回路(14)を有し、その第2導電暦(CN2)はロジック回路の駆動機能にとって必須である信号を導き、そしてこの第2導電階の除去はこのメモリにデータがストアさ

モリロケーションにストアさせるのを妨げるため にフューズ要素とメモリ制御回路とアドレスパス とに接続されたデテクター(40)と

を備えた請求項(1) に記載された集積回路チップ。

(10)前記第2導電層 (CN2) が更にメモリ (M) と、メモリ制御ロジック回路 (38)と、デテクター (40)と、フューズ要素 (42)とを直接的外部からのアクセスからシールドしている請求項 (9)に記載された集積回路チップ。

(11)前記所定の信号が、メモリ (M) と、メモリ制御ロジック回路(88)と、デテクター(40)とが所定のパワー信号で動作されるようなパワー信号である請求項(9) に記載された集積回路チップ。

(12)前記所定の信号がパワー信号であり、メモリ (M) は所定のパワー信号で動作する揮発性メモリである請求項(9) に記載された集務回路チップ。

(13)前記シールドされた回路要素が、

変更不能な被保護データをストアするための所

れることを妨げるような請求項(1) に記載の集積 回路チップ。

(9) 前記のシールドされた回路要素が変更不能な破保護データをストアするための所定の夫々場所としてメモリロケーションをもったメモリ (M)

アドレスバスに伝えられたアドレス信号により 指示されたメモリの場所にデータがストアされる ためにこのメモリとアドレスバス (46)に接続され たメモリ制御ロジック回路 (38)と、

最初の状態と非可逆的に変化した状態を持つフェーズ要素(42)と、

所定の制御信号(48)に呼応してフューズ要案の状態を非可逆的に変化させるためのフューズ要案に接続されたもの(44)と、

フューズ要素の状態と所謂アドレス信号をモニターするためと、何時でも所定のメモリロケーションがアドレスバス上でアドレス信号により示されるが、ヒューズ要素が非可逆的に変化してしまったあとではメモリ制御回路がデータを所定のメ

定のメモリロケーションを持っている第 1 メモリ (M) と、

第2メモリ(52)と、

第2メモリにデータパターンをストアさせる手段(55)と、

第 2 メモリが所定のデータバターンを持っている時は何時でも 告込み 信号 (64)に呼応して第 1 メモリの所定のロケーションにデータをストアさせられるように第 1 と第 2 メモリに接続されたメモリ制御ロジック回路 (55)と、

第2メモリの内容を消去出来るように第2メモリに接続された手及(88)と、

最初の状態と非可逆的に変化した状態をもつヒューズ要素 (50)と、

所定の制御信号(67)に呼応してフューズ要素を 非可逆的に変化させるフューズ要素に接続されて いる手段(58)と、

フューズ要素の状態が非可逆的に変化する前に のみ所謂データバターンがストア出来るようにす るデータバターンを第2メモリにストアするもの に接続されたフェーズ要素とを備えた請求項(1) に記載された集積回路チップ。

(14)前記第2導電暦 (CN₂) が更にメモリ (M・52)と、メモリ制御ロジック回路 (54)と、ストレッヂ用部品とフューズ要素とを直接的外部からのアクセスからシールドしている請求項 (13)に記載の集積回路チップ。

(15)前述の所定の信号がパワー信号であり、メモリ (M,52)とメモリ制御ロジック回路(54)と、ストレッヂをさせる部品とが所定のパワー信号で助く請求項(13)に記載の集積回路チップ。

(18)前述の所定の信号がパワー信号であり、第 1メモリ (M) が所定のパワー信号で動作する郷 発性メモリである請求項(13)に記載の集積回路チップ。

(17)シールドされた回路要素が、

被保護データをストア出来る動作部品(60)と、 最初の状態と非可逆的に変化した状態をもつフューズ要素(58)と、

所定の制御信号に呼応してフューズ要素の状態

(20)前記所定の信号はパワー信号であり、作動 部品(72.74) は第2導電層により外部よりのアク セスからシールドされ、所定のパワー信号で動作 する請求項(19)に記載の集積回路チップ。

(21)前記のシールドされた回路要素に、

被保護データをストアし、処理し、処理に影響を与える前述の回路要素 (M)と、

最初の状態と非可逆的に変化した状態をもつフューズ要素 (42)と、

所定の制御信号(48)に呼応してフューズ要素の 状態を非可逆的に変化させる、フューズ要素に接 続された部品(44)と、

フューズ要素 (42)と前記回路要素 (M) に接続され、

フューズ要素の状態をモニターするためと、フューズ要素の状態が非可逆的に変化してしまったあとで回路要素の予期状態を妨げるための手段(40)が含まれる請求項(1)に記載された集積回路チップ。

(22)シールドされた回路要素には、

を非可逆的に変化させる、フューズ要素に接続された手段(58)とを備え、

そのフューズ要素がその状態が非可逆的変化をする前にのみ所謂被保護データをストア出来るようにする手段と接続されているような請求項(1)に記載の集積回路チップ。

(18)前記の所定の信号が、パワー信号であり、動作部品(60)は所定のパワー信号で動作する請求項(17)に記載の集積回路チップ。

(19)所謂テスト回路要素に対するアクセス回路要素に対する部品(78)と、

最初の状態と非可逆的に変化した状態をもつフューズ要素(70)と、

所定の制御信号(80)に呼応してフューズ要素の状態を変化させる、フューズ要素に接続された部品(74)とを確え、

そのフューズ要素が、その状態が非可逆的に変化する前にのみ所謂テストのためにアクセス出来る手段に接続されているような請求項(1) に記載の集積回路チップ。

被保護データをストアし、処理し、処理に影響 を与える前述の回路要数 (M)と

最初の状態と非可逆的に変化した状態をもつフューズ要素(42.58)と、

フューズ要素に接続され、所定の制御信号 (48,87) に呼応してフューズ要素の状態を変化させる 部品 (44,58) を有し、

このフューズ要素は、その状態が非可逆的に変化する前にのみその回路要素の予期機能が可能となるように回路要素と接続されている請求項(1)に記載した集積回路チップ。

(23)シールドされた回路要素に更に被保護データをストア並びに/又は処理するシールドされた回路要素(14.M₁.M₂,M₆)への供給パワーを制御する手段(20)を有する請求項(1)に記載の集積回路チップ。

(24)シールドされた回路要素に更にクロック信号を発生させそのクロック信号を被保護データをストア並びに/又は処理するシールドされた回路要素(14.M1, M2, Ma)に供給する手段(20)

3. 発明の詳細な説明

[従来の技術]

回路要素に送ることによりプローブのような方方によりプローグのような場所でいるとは保護サータを被保護内内のサータ処理回路要素により処理するため、データが多乗により処理することが出来るから非被保護領域へ転送することが出来るが出来るとしている。またが出来内密のデータによりおきかれるかもしれない。

[課題を解決するための手段]

この発明は、回路要素部品を形成する拡散部分を有する半導体層と、

被保護データを配分、ストア、処理並に/イ互 は変更をするための回路要素を形成するされる。 を接続するように前記半導体層と結合される。 の回路要素が検査からら要素を が成立した、回路要素が検査がある。 の一のでで、回路要素が検査がある。 の一のででで、回路要素が検での対し、 のでで、回路要素に送り込むために回路要素 に送り込むために回路要素に送り込むために回路要素 と接続された第2導電層とを具備し、前記第2導 を最大とし、そのような相互接続に要な面積を減 小させることを目標としている。

この被保護領域は更に、被保護領域内を短いている。
と知理回路要素により、被保護データを保保のである。
と対の信号を転送している。
を保護領域内の回路要素を有する。
を非被保護領域内のデータと対ののデータの理の路要素により、発生には領域内のデータの理の路要素により、発生された制御信号に応じて転送することができる。

[発明が解決しょうとする課題]

電層の除去は、所定の必須の信号が回路要素へ送られることを妨げ、予期機能をはばむ、被保護データが処理並びに/又はストアされる被保護領域を有する集積回路チップを提供する。

この発明の一態様においては、前記所の一態様においては、前記係わる。この一態様に係わるも実にの一態様に係わるも実にのの実においては、前記第1の専電局のシールとののでは、では、では、では、アークをストークをストークを発している。ませいのは、メモリの検査を可能にする第2ののののののは、メモリの検査を可能にする。まするになる。

前記一実施例において、前記複数の揮発性メモリが夫々個別に、夫々のメモリと第2導電層の重った場所のみから所定のパワー信号を受けられるように第2導電層のその場所のみと接続され、この結果、メモリを検査するためためにメモリを挺

っている第2の導電層の部分のみの除去は、この 除去により露出したメモリからパワーが除去され るので、不都合である。

この発明に係わる集積回路チップにおいては、 さらに非被保護データと制御信号が処理並びに/ 又はストアされ、前記のシールドされた回路要素 は被保護領域と非被保護領域間の非被保護データ 並びに/又は制御信号のトランスファーを可能に する第2の導電階により与えられる所定のパワー 信号で動作するロジック回路要素を含むような非 被保護領域をさらに具備する。この結果、被保護 データがチップの非被保護領域に被保護領域から 伝達されるのを可能にするプローブのような手段 により、制御信号がロジック回路要素に送られる のを可能にするための第2の導電層の除去は、こ のような第2の導電層の除去がまたロジック回路 要素からパワーを除去するので、好ましくない。 このような実施例において、前記のロジック回路 要素が夫々個別に第2導電層の重なった場所から のみ所定のパワー信号を受けるようにロジック回

る。このチップ10は被保護領域11内に次の回 路要素を形成している。即ち、被保護データを処 理するマイクロプロセッサー14と、被保護デー タをストアする複数のメモリM₁, N₂, M₄と、 被保護データバス16と、被保護アドレスパス 17と、移転ロジック回路18と、被保護クロッ ク並びにパワー制御回路20とである。このチッ プ10はこのような回路要素の特別な混ぜ合せで ある必要はなく、その中で被保護データが無承諾 の読み取り或は被保護データ並びに/又は指令の 変更に対し保護されているような回路要素の或る 租合せであってもよい。このメモリMi,M2, M。はどんなタイプでもよく、例えばRAM(ラ ンダムアクセスメモリ)、ROM (読みとり専用 メモリ)、EPROM(電気的審込可能な読み取 り専用メモリ)、EEPROM(電気的消去普込 可能な読み取り専用メモリ)等や、レジスタファ イルやFIFO (ファストイン/ファストアゥト) パッファ等である。

導電層 C N 2 は回路要素 1 4 , M 1 , M 2 ,

路要素と重った第2導電腦のその場所に別々に接続されている。

[実施例]

第 1 図に於て、本発明の集積回路チップ 1 0 の 好ましい実施例は被保護・領域 1 1 と非被保護 領域 1 2 とを備えている。チップ 1 0 は V L S I (Very Large Scale Integrated) 回路チップであ

M., 16, 17, 18, 20を検査からシールドするためにこれらを覆っておりこうして被保護領域11を形成している。

非被保護領域12の中で、チップ10は次の如き回路要素を形成している。即ち、メモリ24とロジック回路26と非被保護データバス28とを形成している。

MOS回路要素を含むチップ10の実施例では第2回と第3回とに示す如く、このチップは半導体基板層SCと第1絶緑層DE」と、第2導電層CN」と、第2絶緑層DE」と、第2等電層CN」と、第1番目の絶緑層DE」と、第3番目のの球での放射のようとでする。半導体基板層SCOのは、ソースとドレンを形成層CN」により相互で接続されることでチップ10の回路業を形成するために勢揃いしている。で、により相互で接続されることでチップ10の回路業を形成するために勢揃いしている。で、1 は第1 絶緑層DE」の孔を通して、事体30によりソースSとドレンDと接続されて

いる。第2導電層 C N 2 は第2 絶縁層 D E 2 にある孔を通し、導体 3 1 により、シールドされた回路要素の予期機能に必須である所定の信号を回路要素に伝えるため第1 導電層と接続されている。

第2 導電層 C N 2 を除去することはこの回路要素に所定の必須の信号を伝えることを妨げ、従って予期機能もはばむことになるであろう。 第 2 導電層 C N 2 は回路要素を覆い、その中で回路要素が検査からシールドされた被保護領域 1 1 を形成している。

バイポーラ回路要素を有するチップ10の実施例では、第4図に示す如く、このチップでは、第1節級 BDE1と、第1節級 BDE2と、第1節級 BDE2と、第2節級 BDE2と、第2節級 BDE2と、第2節番目の絶縁 BDE2と、第3番目の絶縁 BDE2と、第3番目のを設置 CN1とを形成している。半導体 BDのが、とを形成している。半導体 BDのが、 SDのが、 SDの

する導電層を利用している。

この技術は、特に揮発性 R A M の如き揮発性メモリにストアされている被保護 データを守るのに有効である。その中のメモリ M : と M 2 とが揮発性メモリであるチップ 1 0 の実施例に於て、このメモリ M : と M 2 は夫々検査からシールドするため第 2 導電層 C N 2 により覆われている。そして、

続されている。第1毎年層 CN:は第1絶緑層DE:にある孔を通し、導体32によりシールドされた回路要素の予期機能に必須である所定の信号を回路要素に伝えるためコレクタCと、ペースとに接続されている。第2導電層CN:は第2絶縁層DE:にある孔を通じ導体33によりシールドされた回路要素に伝えるため第1導電層CN:と接続されている。

第2導電層 C N 2 の除去は、この回路要素に所定の必須の信号を伝えることを妨げ従って予期機能もはばむことになるであろう。第2 導電層 C N 2 は回路要素を覆い、その中で回路要素が検査からシールドされた被保護領域11を形成している。

被保護データを配分し、ストアし処理し或は影響を与えるチップ10のすべての回路要素は、相互接続層CN」の如き、あらかじめ作り込まれ、層CN2の如く、シールドの特性を持ち、被保護領域11の境界を形成している導電層の下に位置

第6 図に示した他の実施例に於て、パワー信号Vccは第2 専電層 CN2 から複数の揮発性メモリ要素 Mに前述の実施例よりも少ない大きさですむ方法、その中ではパワーは夫々のメモリ要素と重った第2 専電層のポーションのみからメモリ要素

今一度第1 図に於て、非被保護領域1 2 の中ではロジック要案26 とメモリ24 とは非保護データと制御信号を処理しストアする。非保護データと制御信号は非被保護データバス28から被保護領域11にある被保護データバス16に移転ロジック回路18により転送される。移転ロジック回路18は非被保護データと制御信号を被保護領域

が何かのデータ或は制御信号を被保護データバス 16と非被保護データバス28の間に移転することを妨げる。

この技術は逆方向にも拡張出来る。従って秘密 のデータは非被保護領域12から被保護メモリ Mı, Mı, Mı に書き込まれることはない。マ イクロプロセッサ14は被保護データバス16に あるデータをメモリ M 1 , M 2 , M 。 にストア出 来るようにするメモリアクセスロジック回路を備 えており、シールドしている遊電層CN2はパワ - 信号をマイクロプロセッサ14に伝える。従っ て、制御信号をマイクロプロセッサ14のメモリ アクセスロジック回路に伝えるため、従ってこの ことはメモリM₁, M₂, M₆の中に内密のデー タを被保護データの代りにすることが出来、従っ てチップの予期された安全を危くすることとなる が、このためにシールドしている導電層CNュを 除去することは、この除去がマイクロプロセッサ 14からパワーを除き従ってメモリアクセスロジ ック回路がメモリMı, Mı, M. にデータをス

1 1 に あ る 被 保 徳 デ ー タ バ ス 1 6 6 に マ マ イ ケ る た 被 保 徳 デ ー タ と と 処 理 非 被 保 徳 デ ー タ と 処 理 非 被 保 徳 デ ー タ と 処 理 非 被 保 徳 デ ー タ に あ る め 時 に 存 は で で か な 保 徳 デ ー タ が れ な る 時 に 存 は で で か か が に 存 で が か が は に で の 間 は で で か か が 間 に な な 保 徳 デ ー タ が は は ー タ そ で は で ア タ 信 号 と 初 の 間 に な な で ア タ 信 号 と 初 の 間 に な で で タ が な 保 徳 デ ー タ が は 保 で デ ー タ が な 保 徳 デ ー タ が な 保 徳 デ ー タ が な 保 徳 デ ー タ が な 保 徳 デ ー タ が な 保 徳 デ ー タ が な 保 徳 デ ー タ が な 保 徳 デ ー タ が な 保 徳 デ ー タ が な な に る の の の 会 転 送 可 他 と か の 信 号 を 発 生 す る。

上述の如く、導電層 C N 2 は移転ロジック回路 1 8 を検査からシールドする為に移転ロジック回路 1 8 に重っている。この導電層 C N 2 は又パワー信号を移転ロジック回路 1 8 に伝える。従って、 移転ロジック回路 1 8 を検査する目的で導電層 C N 2 を除去することは移転ロジック回路 1 8 からパワーを除くことになり移転ロジック回路 1 8

1 つの実施例に於ては被保護領域内のシールドされたロジック回路 1 4 , 18 は夫々別々にシールドしている専電層 C N 2 の重っているポーショ

トアさせることをさまたげるから無意味である。

ンのみからパワー信号を受けとるためにそのロジック回路 1 4 , 1 8 に重っているシールドしている導電層 C N 2 の夫々のポーションのみに接続さ

れている。

第7図に示す実施例に於て、被保護信号はシールド層 C N 2 と C N 。の下にある導電層 C N 。の下にある導電層 C N 。に配分される。そしてシールド信号(ジールド層 C N 2 に配分される。1つのはアレーでは変配層 C N 。の境界は図中では図中では図中では図中である導電層 C N 。は図中ボカしで示される。下にある導電層 C N 。は完全に1つか或は他のシールドされている。導電層 C N 。によりシールドされている。そして下にある導電層 C N 。の1つのポーション

はシールドしている導転階CN2とCN。の両者によりシールドされている。

このシールド層 C N 2 と C N。を化学的或は普通のレーザ或はマイクロプローブで 3 電層 C N 1 中の被保護信号にアクセスするために切断すると言う試みは導電層 C N 1 に於てシールド層 C N 2 と C N。へ接続(短絡)されるか 3 電層 C N 1 と C N 2 と C N。で形成される回路でオープン回路が出来こととなる。従って、被保護信号と必須の信号の配分をばらばらにさせ 4 電層 C N 1 と C N 2 と C N。に接続されている回路要素の所期機能をチップ10の所期機能を害するように変化させる。

チップ10にストアされたある被保護データがそのチップの入った製品の製造中にその被保護データがストアされたあとは変更されないと云うことは極めて重要である。この目的を成就するため、チップ10は所定のメモリロケーションにストアされた被保護データの変更を妨げるためのシステムを有している。このような予防システムの他の

フューズ要素はチップ10の中で金属性導電層とポリシリコンの導電層の組合せで形成される。アンチフューズ要素はチップの中で金属性導電層はポリシリコンの導電層或は両者の組合せで形成される。アンチフューズ要素はチップの半導体層の中は導体/酸化物導体構造により形成される P・ / N・ 半導体接合のダイオードとにより作られる。

フューズ変更素子44は被保護領域11より外にあるターミナル50からライン48に来る所定の制御信号に呼応してフューズ要素42の状態を非可逆的に変化させるためにフューズ要素42と接続されている。更にライン48の制御信号は被保護領域11の内部にあるターミナル(図示していない)から供給される。

デテクター40はフューズ要素42の状態とアドレスパス46のアドレス信号をモニターするためとメモリ制御回路38が所定のメモリロケーションが、アドレス信号によりアドレスパス46上

実施例を第8図と第9図とに示す。

第8図のシステムはメモリMと、メモリ制御ロジック回路38と、デテクタ40と、フューズ要素42と、フューズ変更素子44を有する。このシステムはメモリMに適用されその中に被保護データがストアされる夫々のメモリM1、M2、M。がメモリMとして含まれている。

このメモリMはデータバス16からの変更不能なデータをストアする所定のロケーションである 複数のメモリロケーションを持っている。

メモリ制御ロジック回路 3 8 はアドレスバス 4 6 により "普込み" 信号がライン 4 7 上でメモリ制御ロジック回路 3 8 から被保護メモリ M に与えられた場合ユーズデータがアドレスバス 4 6 に与えられたアドレス 信号により指示されたメモリ M のロケーションにストアされるためにメモリ M に接続されている。

フューズ要素 4 2 は最初の状態と非可逆的に変化した状態を持っている。"フューズ要素"と云う言葉はフューズとアンチフューズを云っている。

に示される時は何時でもフューズ要素の状態が非可逆的に変更してしまったあとでメモリ M の 所定のメモリロケーションにコージングデータがストアされるのを防ぐためにフューズ要素 4 2 とメモリ制御回路 3 8 とアドレスバス 4 6 とに接続されている。

メモリMとメモリ制御ロジック回路38とデテクター40は第2導電層CN₂から来るパワー信号によって働かされるようにすべて第2導電層CN₂に接続されている。

第8図のシステムはメモリ M の所定のロケーションに最初からストアされた被保護データの変更を防ぐのに使われる。フューズ要素42の状態が非可逆的に変化した場合、デテクター40はアドレスパス46のアドレス信号により示された所定のメモリロケーションに何らかの追加データが審

込まれるのを防ぐ。

第8図のかせているとはとと保護のかったが、 ののでは、 の

多くのフューズ技術は、被保護集務回路チップの製造工程中工場でのみフューズすることを可能にする。例えば、ある工場は素子のよりよい長期信頼性を得るためにフェーズが溶けたあと、ポリシリコン(或は他のフューズ材料)上に酸化物を成長させることを要求している。第9図にシステ

ションを持っている。

駆動回路55は、舎込駆動信号がライン63を 透じ駆動回路55に加えられたとき、消去可能メ モリ52にデータパターンをストアされるように する。

メモリ制御ロジック回路54は消去可能なメモリ52が所定のデータパターンを入れている時は何時でもライン64からANDゲート60への書込み信号に呼応して第1メモリMの所定のロケーションにデータがストアされるようにメモリMと消去可能なメモリ52と接続されている。

消去可能なメモリ52の内容はチップ10の被保護領域110外部にある消去ターミナル66から "消去"の制御信号が与えられることで消され得る。

フューズ要素 5 6 は、最初の状態と非可逆的に変化した状態とを持っている。フューズ変更素子 5 8 は被保護領域 1 1 の外部にある ターミナル 6 8 からライン 6 7 に与えられる所定の制御信号に呼応してフューズ要素 5 6 の状態を非可逆的に

ムは、別の製造者が工場でのフュージンクの後、 被保護メモリMへ被保護データを入力することを 可能にしているが、被保護メモリMの内容の変更 を妨げている。

メモリMは変更不能な被保護データをストアする所定のロケーションである複数のメモリロケー

変化させるためにフューズ要素56に接続されている。 更にライン67の制御信号は被保護領域 11の内部にあるターミナル (図示していない) から供給される。

データバターンはデータターミナル69から供給され ANDゲート57を通じ消去可能なメモリに供給される。ANDゲート57はフューズ要素56が最初の状態にある間のみ消去可能メモリ52にデータを書込ませることが出来るようにフューズ要素56につながる1つの入力をもっている。

フューズ要素 5 6 は又フューズ要素 5 6 の状態が非可逆的に変化変化する前のみ消去可能なメモリ 5 2 に所定のデータバターンをストアさせられるように駆動回路 5 5 と接続されている。

消去可能なメモリ 5 2 は N ピットが必要である。 工場では、消去可能なメモリ 5 2 と A N D ゲート 6 0 とに接続されたインバータ 6 2 に対応して所 定の 1 , 0 のパターンが A N D ゲート 6 0 がライ ン 6 4 を過じメモリ M に " 審込み" 制御信号がパ ス出来るように消去可能なメモリ52に入れられる。1.0の所定のパターンが消去可能なメモリ52に入れられたあと、フューズ要素56の状態が非可逆的に変化されると所定のパターンは変更出来ない。この点で集積回路チップ10の処理やパッケージングは接続可能となり消去可能なチェとなく最終処理とパッケージングが出来るようになる。

チップ 1 0 が別の製造者に出荷されたあと被保護データは被保護メモリ M にストアされる。 それは消去可能なメモリ 5 2 にストアされた所定のパターンは、インパータ 6 2 によりメモリ制御ロジック回路 5 4 に入れられた所定のパターンに匹適しているからである。

被保護データが被保護メモリMにストアされると"消去"信号が消去可能なメモリ52の内容を消去するために消去ターミナル66に加えられても被保護メモリMの中の被保護データは変化しない。第2導電層CN2はメモリMと、消去可能な

れ得る。この機能は、被保護データの前処理や被保護データの処理のための検査のように、チップを含む製品が製品の使用者に渡る前にのみ適用できる。フューズ要素56の状態が非可逆的に変更される前にのみ、他のシールド回路要素の意図した機能が果たせるように、他のシールド回路要素に接続される。

第8図並びに第9図に示す被保護データ変更防止システムは "Prevention of Alternation of Data Stored in Secure Integrated Circuit Chip Memory "と聞する同じ出願人による先願の主題である。

複雑な集積回路の製造は、全ての回路素子が 正確に動作するようにするテスト操作の間、内部 回路素子への完全なアクセスを必要とする。しか し、テストのための高いアクセス可能性は、被保 譲データもしくは変更されないデータを含むチッ プに対しては問題である。

第10図は、テスト動作が完了した後に、テスト信号パスを永久的に無能にし、この結果チッ

メモリ5 2 と、メモリ制御ロジック回路54 と、 駆動回路55と、フューズ要素56とを直接的外部からのアクセスからシールドしている。

この技術は第9図のシステムをチップ10のカバー層を通し消去可能なメモリ52を違くかからかったカラム仕返せるような非常に正確なX線がログラム仕返せるような非常に正確なX線がのからである。この技術の安全はEEROMやFPRのMのけたカーとにいる。若しま常にこのとは発放することは非常に強力ないる。だはいる。若し非常に他の手に駆けた点の定まらないは、PROMの内容を本質に取りにしている。としてないは、下の状態によって優しないという。

第.9 図に示すシステムのフューズ要素 5 6 は、 所定の前被保護データプロセス機能を果たすよう に、他のシールド回路要素 (図示せず) に接続さ

プの外部ピンからの内部被保護データ回路要素へアクセスをさらにする必要を無くすシステムを示す。このシステムはフューズ要素70と、第1並びに第2のインバータ72、74と、抵抗75と、第1並びに第2のNANDゲート76、78と、フューズ変更装置79とを有する。

前記フューズ要素70は最初の状態と、非可逆できに変化した状態とを呈する。フューズ変更装置79はフューズ要素70に接続され、被保証領域11の外部のターミナル81からライン80により受信する所定の制御信号に応答して、フューズ要素70の状態を非可逆的に変化させる。代わって、ライン80への制御信号は被保護領域11の内部のターミナル(図示せず)から受信す

前記フューズ要素 7 0 とインパータ 7 2 、7 4 とは第 1 の N A N D ゲート 7 6 への 1 つの入力に直列に接続されている。この N A N D ゲート 7 6 の出力信号は外部テストデータ出力ターミナルに与えられる。

前 記フューズ 要素 7 0 とインバータ 7 2 。 7 4 とは、また第 2 の N A N D ゲートの出力ター ミナル 8 2 の 1 つの入力に直列に接続されている。

前記第2のNANDゲート78は、チップ 10の被保護領域11内のテストコマンド入力ターミトルカターミストコマンド入力ターミストコマンド入力ターミストコマンドは号を通す。テストコマンドは号を通す。テストコマンドは号をが入力に与えられるのに応答して、テストデータがド出ってフード88に与えられる。内部テストデータは、カーミナルに与えられるテストデータは、回路の大力を発14,M、、M2、M・、16,17、18、20 (第1回 に示す)のようなチップ10の被保護データ要素からアクセスされ得る。

前記テストデータは、フューズ要素70が最初の状態のときにのみ、テストコマンド出力ノード88から、第1のNANDゲート76を介して、外部テストデータ出力ターミナル82に与えられる。

他の導電層が使用され得る。 最上の導電層 C N n , C N _{n - 1} の使用は避けることが好ましい。

4. 図面の簡単な説明

第1図は本発明による集積回路チップのブロックダイヤグラムである。

第2図は本発明による集積回路チップにおける MOS回路要素を示す断面図である。

第3図は回路要素をシールドしシールドされた MOS回路要素へ所定の信号を送る重った導電層 を示す平面図である。

第4 図は本発明の集積回路チップにおけるバイ ポーラ回路要素のシールデングを示す断面図であ

第5 図は回路要素をシールドしシールドされた 回路要素に電力を供給するための重った導電層を 示す断面図である。

第6図は複数の揮発性メモリをシールドしている別の実施例のブロッグダイヤグラムである。

第7図は回路要素の機能へ必須信号を送る重った導電層を示す平面図である。

また、テストコマンド入力信号は、フューズ 要常が最初の状態の時にのみ、外部テストコマン ド入力ターミナル84から内部テストコマンド入 カノード86に与えられる。

前記第2の導電層 C N 2 は、直接的な外部アクセスから、フューズ 要素 7 0 と、インバータ72,74と、抵抗 7 5 と、N A N D ゲート 7 6.78とをシールドする。

前記インパータ72、74と、抵抗75と、 NANDゲート76、78とは、全て第2の専電 個CN₂に接続され、第2の専電層CN₂からの パワー信号により駆動される。

プローブによる被害を防止するように、可能な限りチップ 1 0 内に深く、フューズ要素 7 0 から第 1 並びに第 2 の N A N D ゲート 7 6 . 7 8 への信号パスを埋め込むことにより、付加的保護がなされる。かくして、フューズ要素 7 0 から第 1 並びに第 2 の N A N D ゲート 7 6 . 7 8 への信号パスは、主として、N・、P・ 拡散により形成される。同様に最小の保護で、ポリシリコン並びに


第8図は被保護領域内で所定のロケーションにストアされた被保護データを変更することを妨げるシステムの実施例のブロックダイヤグラムであ

第9図は被保護領域内で所定のメモリロケーションにストアされた被保護データの変更を防ぐシステムの別の実施例のブロックダイヤグラムを示す

第10図は被保護領域がテストのためにアクセスされた時に制限を加えるチップ内被保護領域でのシステムの適当な実施例のプロックダイヤグラムである。

10 … チップ、11 … 被保護領域、14 … マイクロプロセッサー、M1, M2, M6 … メモリ、16 … 被保護データバス、17 … 被保護アドレスバス、18 … 移転ロジック回路、20 … パワー制御回路、SC … 半導体基板層、DE1 … 第1 絶縁層、CN1 … 第1 導電層、DE2 … 第2 絶縁層、CN2 … 第2 導電層、S, D… 拡散部分。

出願人代理人 弁理士 鈴 江 武 彦






FIG. 10

第1頁の続き

5 Int. Cl. 5

識別記号

庁内整理番号

H 01 L 21/82 29/788 29/792

⑩発 明 者 ポール・マロニー

アメリカ合衆国、カリフオルニア州 92007、カーデイフー バイー ザー シー、アポセツト・コート 1249

⑫発 明 者 ウイリアム・アレン・

アメリカ合衆国、カリフオルニア州 92116、サンデイエ

シユメイト

ゴ、ビオナ・プレイス 4202